先端半導体パッケージの開発動向と今後の展望【提携セミナー】
先端半導体パッケージの開発動向と今後の展望【提携セミナー】
おすすめのセミナー情報
開催日時 | 2024/11/13(水)10:30~16:30 |
---|---|
担当講師 | 西田 秀行 氏 |
開催場所 | Zoomによるオンライン受講 |
定員 | 30名 |
受講費 | 55,000円(税込) |
★2.5/3D実装、チップレット集積等、半導体パッケージの最前線を解説
先端半導体パッケージの
開発動向と今後の展望
【提携セミナー】
主催:株式会社技術情報協会
講座内容
電波吸収体技術とシールド技術は、EMC分野の両輪と思います。本講座ではこれら2つの技術の基礎について説明致します。吸収体技術では、その基礎事項や要求性能について述べ、設計法や実現例について解説します。特に、設計法については、一層構成、二層構成、λ/4構成における基本事項および無反射曲線の利用等について説明します。また、シールド技術では、その分類や平面波シールドにおけるシェルクノフの式、そして隙間からの電波漏洩のメカニズムとその対策法について説明致します。さらに、これらの設計に使用するいくつかのプログラムも紹介し、理解を深めて頂きます。以上のことから、本講座を通じて、電波吸収体技術とシールド技術について基礎から設計・評価に対する知識を習得できます。
習得できる知識
- 電波吸収体やシールド技術の基礎知識、プログラムなどをまじえた一層型電波吸収体や設計法やシールドの計算法、各種電波吸収体の実現例や隙間からの漏れメカニッズムとその対策法
担当講師
NEP Tech. S&S ニシダエレクトロニクス実装技術支援 代表 西田 秀行 氏
セミナープログラム(予定)
1. 背景
1.1 AI時代の幕開け、Beyond5G、6Gを目指して
1.2 情報爆発/処理データの増大と、半導体に求められる性能向上
1.3 More-MooreかMore-Than-Mooreか
2. エレクトロニクス/半導体実装の現状
2.1 実装技術の変遷と現状
2.2 System Integrationとは
2.3 業界の水平分業化
3. 実装技術、ソリューションの提案、現状と課題、各社の事例
3.1 Flip Chip/Wire Bonding Package
3.2 Fan-Out Package
3.3 Embedded Technology
3.4 2.1/2.3/2.5/3D Package
3.5 5Gから6Gへ、要求される実装技術
4. 『チップレット』への取り組み
4.1 Chipletとは
4.2 ダイの小形化による効果とチップレット
5.Chiplet/Multi Die Solutionの現状
5.1 Intel
5.2 TSMC
5.3 Samsung
5.4 Rapidus
5.5 AMD
5.6 Others (Huawei/Baidu/Fujitsu/アオイ電子工業)
6. AI時代の幕開け、Beyond5G/6Gに向けての取り組みと課題
6.1 AIと半導体/実装技術,DSAP(Domain Specific Application Package)
(1) どのように付けるか(Inter-connectionと Hybrid Bonding)
(2) どのように繋ぐか(Wiring/Net-working, 微細配線技術/裏面電源供給)
(3) 実用・量産(アッセンブリなど)のための課題は (DCO/協調設計の重要性)
(4) 最先端半導体、性能を決めるSubstrate/Interposer基板 (Glass基板技術のこれから)
(5)日本の『半導体/デジタル戦略』と取り組み
(6)日の丸半導体の離陸、LSTC/RapidusuのFoundry Business戦略
7. Summary
【質疑応答】
公開セミナーの次回開催予定
開催日
2024/11/13(水)10:30~16:30
開催場所
Zoomによるオンライン受講
受講料
1名につき55,000円(消費税込・資料付き)
〔1社2名以上同時申込の場合1名につき49,500円(税込)〕
備考
資料は事前に紙で郵送いたします。
お申し込み方法
★下のセミナー参加申込ボタンより、必要事項をご記入の上お申し込みください。
※お申込後はキャンセルできませんのでご注意ください。
※申し込み人数が開催人数に満たない場合など、状況により中止させていただくことがございます。