三次元集積化プロセスの基礎と 先進半導体パッケージの最新動向【提携セミナー】

半導体パッケージ技術基礎開発動向

三次元集積化プロセスの基礎と 先進半導体パッケージの最新動向【提携セミナー】

開催日時 【ライブ配信】 2026/10/8(木) 10:30~16:30 , 【アーカイブ配信】 2026/10/29(木) まで受付(視聴期間:10/29~11/12)
担当講師

江澤 弘和 氏

開催場所

【WEB限定セミナー】※会社やご自宅でご受講下さい。

定員 -
受講費 通常申込:本体50,000円+税5,000円
E-Mail案内登録価格:本体47,500円+税4,750円

 

三次元集積化プロセスの基礎と

先進半導体パッケージの最新動向

 

先進パッケージ開発の経緯を整理

三次元集積化プロセス、Fan-Out型パッケージの基礎を再訪

今後の開発動向と市場動向も解説

 

【提携セミナー】

主催:サイエンス&テクノロジー株式会社

 


受講可能な形式:【ライブ配信】or【アーカイブ配信】の選択受講

 

本セミナーは、三次元集積化プロセスやFan-Out型モールドパッケージの基礎を再整理し、今後の先進半導体パッケージの動向を俯瞰する“中間領域の視座”を参加者の皆様と共有したいと考えています。

 

セミナー趣旨

最近のAgentic AIの進展により、GPUが推論、CPUが計画・実行を担う新たな役割分担が生まれ、CPU 側の処理負荷が再び高まっています。 GPU–CPU間の往復処理が増える中で、一定の低Latencyを許容すれば、中間データの大量保持に適したNANDフラッシュメモリの需要がAI分野で掘り起こされつつあります。 GPUのHBM(High Bandwidth Memory)依存は変わらず、CPU側でもHBM利用が拡大しつつあり、将来的には Humanoid Roboticsを含むPhysical AIにおいてもHBM搭載が不可欠となれば、メモリの供給がAI市場を支配する構図は長期化する可能性が高くなります。

 

最近のパッケージ関連の主要カンファレンスではデータセンターの電力消費抑制が重要課題となり、Co-Packaged Opticsや冷却構造などパッケージレベルの課題が集中的に議論される場面が増えています。 また、先端、非先端デバイスのMix & MatchによるSoC(System-on-a-Chip)開発の効率化に活路を見出すチップレットインテグレーションは民生機器から車載、メディカル、社会インフラに至る多様な市場でイノベーション創出への寄与が期待されており、商流の早期確立が求められています。 こうした状況を踏まえ、本セミナーは三次元集積化プロセスやFan-Out型モールドパッケージの基礎を再整理し、今後の先進半導体パッケージの動向を俯瞰する“中間領域の視座”を参加者の皆様と共有したいと考えています。

 

得られる知識

  • 半導体デバイスパッケージの役割の変化の推移
  • 三次元集積化の基幹プロセスの基礎と現状の課題
  • 配線階層の境界領域を横断する視座
  • 今さら聞けないWLPプロセス構築の留意点

 

受講対象

  • 最近の先進パッケージの動向に関心のある装置、材料メーカー関連企業の方
  • 半導体パッケージに関心のある若手から中堅のプロセス技術者
  • 半導体パッケージ関連市場へ新規参入をお考えの装置、材料関連企業の方

 

担当講師

神奈川工科大学 工学部 電気電子情報工学科・非常勤講師 江澤 弘和 氏

 

[プロフィール]
1985年(株)東芝入社。Siウエーハの高品質化業務を経て、CMOSデバイスのメタライゼーションプロセス開発を中心に、メモリ、ロジックの微細化、量産技術、歩留り向上、品質事故対策、協業企業への技術移管、企業間共同開発に従事。2000年以降、ロジックデバイスのLow-k CPI低減開発と並行して、Micro-Bump、RDL、TSV、FOWLPを中心に“中間領域技術”の開拓を主導。微細化だけでは得られない半導体製品の付加価値創出を推進。2017年東芝メモリ(株)(現キオクシア)へ転籍。2018年から神奈川工科大学非常勤講師を兼務。2019年定年退職。2020年から伴走コンサルティング事業(ezCoworks)を運営。

 

セミナープログラム(予定)

1.半導体市場概況
1.1 Current Topics(注目記事から)
1.2 最近の先進半導体デバイスパッケージ

 

2.中間領域技術の進展による価値創出
2.1 “後工程”プロセスの高品位化
2.2 デバイスレベル性能向上とシステムレベル性能向上
2.3 チップ冷却システム事例

 

3.三次元集積化プロセスの基礎
3.1 ロジックとメモリのチップ積層SoC (RDL、Micro-bumping、Mass reflow積層導入の原点)
3.2 Via middle、Backside ViaのTSVプロセス選択(CIS、HBMからBSPDNへ)
3.3 Wafer Level Hybrid Bonding (CIS、NANDメモリのデバイス性能向上)
3.4 CoW(D2W) Hybrid Bonding(SRAM増強、異種チップ積層)の課題
3.5 Si/OrganicインタポーザーからSiブリッジによるモールドインタポーザへ(レティクルサイズ制約の解放)
3.6 RDL微細化、多層化(ダマシンプロセス導入の要否)

 

4.Fan-Out(FO)型パッケージの基礎
4.1 FOプロセス選択肢の拡張
4.2 封止材料起因の課題
4.3 Through Mold Interconnect形成による三次元FOパッケージ
4.4 メモリ、パワーデバイスへ浸透するFOパッケージ

 

5.Panel Level Process/Package (PLP)の高品位化
5.1 モールド樹脂基板の反り低減の課題
5.2 マスクレス露光によるインテグレーション規模拡大

 

6.今後の開発動向と市場動向
6.1 “ガラス基板プロセス”の課題整理
6.2 Co-Packaged Opticsの課題とPIC変調素子材料の話題(TFLN、BTO他)
6.3 AI市場を支配するメモリの動向(LPW、HBF、HBS)

 

□ 質疑応答 □

 

公開セミナーの次回開催予定

開催日

【ライブ配信】 2026年10月8日(木) 10:30~16:30
【アーカイブ配信】 2026年10月29日(木) まで受付(視聴期間:10/29~11/12)

 

開催場所

【WEB限定セミナー】※会社やご自宅でご受講下さい。

 

受講料

一般受講:本体50,000円+税5,000円
E-Mail案内登録価格:本体47,500円+税4,750円

 

E-Mail案内登録なら、2名同時申込みで1名分無料
2名で55,000円 (2名ともE-Mail案内登録必須/1名あたり定価半額の27,500円)

 

テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】
1名申込みの場合:受講料44,000円( E-Mail案内登録価格 42,020円)

 

定価:本体40,000円+税4,000円
E-Mail案内登録価格:本体38,200円+税3,820円

 

※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※※お申込みフォームのメッセージ欄に【テレワーク応援キャンペーン希望】とご記載ください。
※他の割引は併用できません。

 

【S&T会員登録】と【E-Mail案内登録】の詳細についてはこちらをご参照ください。

 

※E-Mail案内登録をご希望の方は、申込みフォームのメッセージ本文欄に「E-Mail案内登録希望」と記載してください。ご登録いただくと、今回のお申込みからE-mail案内登録価格が適用されます。

 

配布資料

  • PDFテキスト(印刷不可・編集不可)
     ※開催2日前を目安に、主催者サイトのマイページよりダウンロード可となります。
     ※アーカイブ配信受講の場合は配信開始日からダウンロード可となります。

 

オンライン配信のご案内

※【Live配信(zoom使用)対応セミナー】についてはこちらをご参照ください

※【WEBセミナー:アーカイブ受講対応セミナー】についてはこちらをご参照ください

 

備考

※講義の録画・録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。

 

お申し込み方法

★下のセミナー参加申込ボタンより、必要事項をご記入の上お申し込みください。

★【ライブ配信】、【アーカイブ配信】のどちらかご希望される受講形態をメッセージ欄に明記してください。

 

おすすめのセミナー情報

製造業eラーニングTech e-L講座リスト

製造業向けeラーニングライブラリ

アイアール技術者教育研究所の講師紹介

製造業の新入社員教育サービス

技術者育成プログラム策定の無料相談受付中

スモールステップ・スパイラル型の技術者教育

技術の超キホン

機械設計マスターへの道

生産技術のツボ

早わかり電気回路・電子回路

早わかり電気回路・電子回路

品質保証塾

機械製図道場

スぺシャルコンテンツ
Special Contents

導入・活用事例

テキスト/教材の制作・販売