半導体チップの3D集積による

システムレベルの高性能創出を担う

先進パッケージ技術の基礎と開発動向

半導体デバイス集積化開発経緯と先進パッケージ技術の開発動向

いまさら聞けない！？3D集積化の主要プロセスの基礎も解説

【提携セミナー】

主催：サイエンス＆テクノロジー株式会社

どうなる三次元集積化、Fan-Out型パッケージ、Panel Level Process(PLP)…etc.

本セミナーでは、本セミナーでは半導体チップの3Ｄ集積化技術の開発推移を整理し、基幹プロセスの基礎を再訪しながら、先進パッケージの現状と課題を明示しつつ、今後の動向についても展望します。

セミナー趣旨

覇権国家の戦略物資である半導体を取り巻く国際関係は大きく変化しており、米国、EUのCHIPS ACTは巨額な公的資金注入による半導体製造の自国域内回帰を促進し、米・台・韓・日の半導体供給網の連携は産業基盤の強化に向かっています。最近の生成AIが経済成長の期待を膨らませているように、あらゆる産業領域で利活用が浸透するAIの更なる認知深化は新たな情報通信サービス市場を創出しつつあります。

一方、持続的な経済社会の維持のためには、あらゆる電子機器、エネルギー機器の低消費電力化は必至です。AI､HPCのような貪欲に性能向上を追求する分野では、半導体素子の先端微細化によるチップレベルの性能向上だけでなく、半導体パッケージの高品位化によるシステムレベルのモジュール性能向上が不可欠です。世界的に優位な国内のパッケージ関連産業は世界の主要な半導体デバイスメーカーから開発協力を求められており、一層の競争力強化の契機を得ています。

このような状況の下に、本セミナーでは半導体チップの3Ｄ集積化技術の開発推移を整理し、基幹プロセスの基礎を再訪しながら、先進パッケージの現状と課題を明示しつつ、今後の動向についても展望します。

得られる知識

• 半導体製造の前工程と後工程の配線技術の階層を横断する視点の重要性
• 異種デバイス集積化プロセス開発の推移
• 3D集積化の主要プロセスの基礎

受講対象

• 今さら聞けない当該プロセスの基礎を再訪したい中堅技術者の方
• 装置・材料メーカーでプロセスの理解に不安を感じている若手技術者の方
• 半導体パッケージの動向に関心のある営業、マーケティング部門の方

担当講師

神奈川工科大学 工学部 電気電子情報工学科・非常勤講師　江澤 弘和 氏

[プロフィール]
1985年、(株)東芝入社。Siウエーハの高品位化業務を経て、LSIプロセス開発部門に転籍後30年以上に亘り、スパッタ、メタルCVD、めっきによる金属配線形成及び微細プラグ形成プロセスを中心に、先端デバイスの微細化開発に従事。並行して、非Pb半田Bump、Low-k CPI、Cu再配線、TSV、WLP等の中間領域プロセス開発を推進。2011年、同社メモリ事業部へ転籍後、TSV、再配線、WLPを用いたフラッシュメモリの低消費電力化開発に従事。2017年、東芝メモリ（株）へ転出、2019年9月、同社を定年退職。現在、企業の技術開発支援のコンサルティング活動中。

[略歴 ほか]
1985年 京大院・工・磁性物理学講座・修士課程修了
2015年 早大院・情報生産システム研究科・先進材料研究室・博士後期課程修了・博士（工学）取得
2018年４月より神奈川工科大学・非常勤講師・電気電子材料担当
日本金属学会、IEEEに所属

セミナープログラム（予定）

１．半導体デバイスの最近動向

２．中間領域プロセス
2.1 位置付けと価値創出事例
2.2 最近の展開

３．三次元集積化の要素技術の基礎・現状と課題
3.1 TSVプロセス再訪
・プロセスの選択肢（via middle, back side via）
・nano.TSV for BSPDN
3.2 Hybrid bonding for Wafer level integration (CIS, NAND)
3.3 Logic.on.Memory Chip stacking
・RDL, Micro bumping, CoCの基礎プロセスと留意点
3.4 Memory.Logic integration
・Si interposer
・RDL interposer
3.5 Si bridgeの導入
3.6 3D chiplet integration
・CoW hybrid bondingの課題
3.7 再配線の微細化の課題
・プロセスの選択肢（SAP, Damascene)
・配線EM信頼性の初歩

４．Fan.Out型パッケージ技術の現状と課題
4.1 FOWLPの市場浸透
・プロセスの基礎と留意点
・プロセスオプション(Chip First: Face.down, Face.up, RDL First)
4.2 材料物性指標
4.3 3D Fan.Out integration
・InFOプロセス
・Adaptive patterning（直描露光）の導入
・Through Mold Interconnectプロセスの選択肢（Pillar First, Via First）
・感光性モールドプロセス

５．Panel Level Process(PLP)の進展
5.1.プロセスの高品位化と量産化の課題
・ユニットプロセスの現状（スパッタ装置, 露光装置, めっき装置）
・via加工プロセス

６．先進パッケージ市場概況と今後の開発動向

７．Q&A

公開セミナーの次回開催予定

開催日

2023年8月28日（月）  10:30～16:30

開催場所

Live配信セミナー(会社・自宅にいながら受講可能)

受講料

一般受講：本体50,000円＋税5,000円
E-Mail案内登録価格：本体47,500円＋税4,750円

E-Mail案内登録なら、2名同時申込みで1名分無料

2名で55,000円 (2名ともE-Mail案内登録必須／１名あたり定価半額27,500円)

※テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】
1名申込みの場合：受講料( 定価：40,150円／E-mail案内登録価格 38,170円 )

定価：本体36,500円＋税3,650円
E-mail案内登録価格：本体34,700円＋税3,470円

※１名様でオンライン配信セミナーを受講する場合、上記特別価格になります。

※※お申込みフォームのメッセージ欄に【テレワーク応援キャンペーン希望】とご記載ください。
※他の割引は併用できません。

★【S&T会員登録】と【E-Mail案内登録】の詳細についてはこちらをご参照ください。

※E-Mail案内登録をご希望の方は、申込みフォームのメッセージ本文欄に「E-Mail案内登録希望」と記載してください。ご登録いただくと、今回のお申込みからE-mail案内登録価格が適用されます。

配布資料

• PDFテキスト(印刷不可・編集不可)
  ※開催2日前を目安に、弊社HPのマイページよりダウンロード可となります。

オンライン配信のご案内

※【Live配信（zoom使用）対応セミナー】についてはこちらをご参照ください

備考

※講義の録画・録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。

お申し込み方法

★下のセミナー参加申込ボタンより、必要事項をご記入の上お申し込みください。