3次元半導体集積化プロセスの基礎とその技術動向、今後の展望【提携セミナー】
半導体・電子部品実装 研究・開発 生産技術・品質保証 専門技術・ノウハウ
3次元半導体集積化プロセスの基礎とその技術動向、今後の展望【提携セミナー】
おすすめのセミナー情報
開催日時 | 2024/9/27(金) 10:30~16:30 |
---|---|
担当講師 | 江澤 弘和 氏 |
開催場所 | Live配信セミナー(会社・自宅にいながら受講可能) |
定員 | - |
受講費 | 通常申込:本体50,000円+税5,000円 E-Mail案内登録価格:本体47,500円+税4,750円 |
3次元半導体集積化プロセスの基礎と
その技術動向、今後の展望
異種機能デバイスチップ集積によるシステムレベルの高性能化、多機能化に向けて
【提携セミナー】
主催:サイエンス&テクノロジー株式会社
受講可能な形式:【Live配信】のみ
本セミナーでは、半導体チップの三次元集積化技術を中心に、開発推移の整理、基礎プロセスの再訪、先進パッケージの現状と今後の展望について解説します。
セミナー趣旨
米国では”CHIPS for America”の下、TSMC、Samsungのメガファブ誘致やIntel、Micronの生産増強支援に加えて、”National Advanced Packaging Manufacturing Program”によるパッケージ工程の国内生産回帰と開発強化の動きが顕在化しています。SK HynixはAI覇権を握るHBMの先端パッケージ生産拠点をインディアナ州に建設することを4月に発表しました。
あらゆる産業に浸透するAIの認知深化は新たな情報サービス市場を創出しつつある一方、循環型経済へ移行する社会構造の変化が求められる中で、電子機器、エネルギー機器の低消費電力化は必至です。貪欲な市場は先端微細化によるチップレベルの性能向上だけでなく、パッケージの高品位化によるシステムレベルのモジュール性能向上を要求していますが、先進パッケージの民主化の推進は非先端デバイスによる新たな市場を創出しつつあります。
日本では半導体産業を取り巻く地政学的な議論が喧しく、本来為すべき地道な産業基盤強化の深耕不足を憂慮する声も一部の有識者から聞こえています。本セミナーでは、半導体チップの三次元集積化技術を中心に、開発推移の整理、基礎プロセスの再訪、先進パッケージの現状と今後の展望に言及します。
得られる知識
- 半導体製造の前工程から後工程の配線技術の階層を横断する視点
- 現在に至る異種デバイスチップの集積化プロセス開発の推移
- 異種デバイスチップを三次元集積化する主要プロセスの基礎
受講対象
- 今さら聞けない中間領域プロセスの復習をしたい中堅技術者
- パッケージングプロセスの理解に不安を抱いている装置、材料メーカーの若手及び中堅技術者
- LCDパネルのプロセス技術者
- 先進半導体パッケージに関心のあるマーケティング部門、営業部門、企画部門の方々
担当講師
神奈川工科大学 工学部 電気電子情報工学科・非常勤講師 江澤 弘和 氏
[プロフィール]
1985年(株)東芝に入社。Si半導体プロセス開発部門で先端微細化デバイスに対応したFEOL、BEOLのメタルプロセス開発に従事。開発から量産化、歩留り向上、品質事故対応まで担当。並行して、2000年からLow-k CPI、Micro-Bump、RDL、TSV、WLPを導入した新製品開発を推進。2011年からメモリ事業部。2017年から東芝メモリ(株)(現、キオクシア)。2019年に定年退職。2020年から個人事業ezCoworks Technology Consultingを運営。
セミナープログラム(予定)
1.はじめに
1.1 半導体パッケージの役割の変化
1.2 最近の半導体デバイス開発の動向
1.3 中間領域技術の進展による価値創出
1.4 中間領域技術による半導体デバイス性能向上
1.5 中間領域技術によるシステムレベル性能向上
1.6 中間領域技術の拡張応用
2.三次元集積化プロセス
2.1 TSV再訪(BSPDNプロセスの原点)
2.2 Wafer level hybrid bonding(CIS, NAND Flashによる市場浸透)
2.3 Logic-on-Memory Stacked chip SoC(RDL, Micro bumping, Mass reflow CoCの原点)
2.4 2.5D(Si interposer導入からHBM-Processor integrationへ)
2.5 Si bridgeの導入
2.6 CoW hybrid bondingの課題
2.7 3Dから3.5D chiplet integrationへ
2.8 RDLの微細化
3.Fan-Out型パッケージ
3.1 FOWLP開発から市場浸透の25年
3.2 材料・プロセスの選択肢拡大(Chip.First×Face.Up, Low modulus mold, Adaptive patterning)
3.3 3D Fan-Out integrationの民主化推進(InFO-POPの功罪とTMVプロセスのコストダウン)
3.4 Panel Level Process(現状とプロセス高品位化の課題)
3.5 パワーデバイスへの応用
4.今後の開発動向
4.1 Co-Packaged Opticsの話題
4.2 Glass interposer/substrateの話題とTGVプロセスの課題
4.3 パワーデバイスの放熱問題とFOWLP化の話題
4.4 先進パッケージの市場概況
5.Q&A
公開セミナーの次回開催予定
開催日
2024年9月27日(金) 10:30~16:30
開催場所
Live配信セミナー(会社・自宅にいながら受講可能)
受講料
一般受講:本体50,000円+税5,000円
E-Mail案内登録価格:本体47,500円+税4,750円
E-Mail案内登録なら、2名同時申込みで1名分無料
2名で55,000円 (2名ともE-Mail案内登録必須/1名あたり定価半額27,500円)
※テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】
1名申込みの場合:受講料( 定価:41,800円/E-mail案内登録価格 39,820円 )
定価:本体38,000円+税3,800円
E-mail案内登録価格:本体36,200円+税3,620円
※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※※お申込みフォームのメッセージ欄に【テレワーク応援キャンペーン希望】とご記載ください。
※他の割引は併用できません。
★【S&T会員登録】と【E-Mail案内登録】の詳細についてはこちらをご参照ください。
※E-Mail案内登録をご希望の方は、申込みフォームのメッセージ本文欄に「E-Mail案内登録希望」と記載してください。ご登録いただくと、今回のお申込みからE-mail案内登録価格が適用されます。
配布資料
- PDFテキスト(印刷不可・複製不可)
※開催2日前を目安に、主催者サイトのマイページよりダウンロード可となります。
備考
※講義の録画・録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。
お申し込み方法
★下のセミナー参加申込ボタンより、必要事項をご記入の上お申し込みください。