AI時代のエレクトロニクス・半導体実装技術

最新パッケージ技術と

チップレット集積の課題、今後の展望

■Fan-Out、2.5/3Dパッケージなど最新実装技術の現状と課題■

■AMD・Apple・nVIDIA・Huawei・Samsung/Baidu・Fujitsuなど各企業の事例■

■インターコネクション、高速配線、光電融合、熱マネジメントなど実装技術の課題と将来展望■

【提携セミナー】

主催：サイエンス＆テクノロジー株式会社

受講可能な形式：【ライブ配信】のみ

セミナー趣旨

第1部　

生成AIの急速な普及により、エレクトロニクス産業は「微細化中心」から「システム統合中心」の時代へと大きく転換している。AIはAgentic-AIからPhysical-AIへと進化し、演算性能だけでなく、メモリ帯域、通信速度、消費電力、放熱性能を含めたシステム全体の最適化が求められている。本講では、このような技術変革を背景として、ムーアの法則の限界と新たな性能向上の考え方を整理するとともに、実装技術の進化の歴史と役割を概観する。さらに、Fan-Outパッケージ、Embedded Technology、2.xD・3Dパッケージなどの先端実装技術を取り上げ、それぞれの特徴、技術課題を解説する。

第2部

AIプロセッサの高性能化に伴い、半導体の競争力は微細化技術だけではなく、システム全体を最適化する実装技術へと軸足を移しつつある。本講では、SoC（System on Chip）とChiplet（マルチダイ）の特徴を比較し、チップレット集積がAI時代における新たなシステム設計の中核技術となった背景と、その技術的・経済的なメリットを解説する。さらに、Intel、TSMC、Samsung、主要Foundryや、AOI（アオイ電子）、NVIDIAをはじめ、Apple、IBM、Huawei、Baidu、Fujitsuなど各社の最新事例を通して、2.5D/3D実装、Fan-Out、Hybrid Bonding、HBM実装などの先端パッケージ技術の現状を紹介する。また、チップレット実装の普及に向けた課題として、高密度インターコネクション、高速・低消費電力配線、ネットワーク技術、光電融合、熱マネジメントなどを取り上げ、それぞれの技術動向と将来展望を考察する。AI時代の半導体実装は、「チップを作る技術」から「システムを統合する技術」へと進化しており、本講ではその最新動向と今後の方向性を俯瞰し、次世代エレクトロニクスを支える実装技術の姿を展望する。

＜得られる知識＞　

本講演を通じて、AI時代における半導体実装技術の役割と、その技術革新の方向性を体系的に理解することができる。まず、AIの進化が半導体・エレクトロニクス産業にもたらす変化を俯瞰し、ムーアの法則に代わる性能向上の手段として、先端パッケージ技術やチップレット集積が重要となった背景を理解する。さらに、Fan-Out、Embedded Technology、2.5D/3Dパッケージ、Hybrid Bonding、HBM実装などの最新技術について、その特徴、技術課題を整理し、各技術の位置付けを体系的に把握できる。また、Intel、TSMC、Samsung、AMD、NVIDIAをはじめとする主要企業の開発事例を通じて、業界の開発動向や実用化の現状を理解するとともに、インターコネクション、高速配線、光電融合、熱マネジメントなど、今後の実装技術の重要課題と解決の方向性について知見を得ることができる。これらを通じて、AI時代の半導体実装技術を俯瞰的かつ実践的に理解し、技術開発、製品企画、研究開発、事業戦略に活かすための視点と将来展望を習得することを目指す。

対象

本講演は、AI時代の半導体・エレクトロニクス技術の最新動向を体系的に理解したい技術者、研究者、開発・設計・実装・生産技術者、および技術企画・事業企画・経営企画に携わる方を対象としている。特に、先端半導体パッケージ、チップレット、2.5D/3D実装、Fan-Out、HBM、光電融合などの最新技術や、その適用事例、技術課題、今後の方向性を俯瞰的に把握したい方に有益である。また、半導体材料・装置・基板・実装関連企業、電子機器メーカー、AI・データセンター関連企業の技術者・管理者に加え、大学・研究機関において次世代実装技術を研究する研究者・学生にも適した内容であり、新規技術開発や事業戦略立案のための知識習得にも役立つ。

セミナーキーワード

AI, 先端半導体パッケージ, チップレット(Chiplet), Heterogeneous Integration, Fan-Out Package, 2.5D/3D Packaging, Hybrid Bonding, HBM, 光電融合, Thermal Management (etc.)

担当講師

NEP Tech. S&S, ニシダエレクトロニクス実装技術支援　代表　西田 秀行　氏

専門：半導体実装技術，Packaging, Interconnection, Soldering
日本IBMでCircuit Packaging/半導体Packaging (PCB, Flip Chip, Packaging, Bumping, MCMなど)の生産技術、実装技術開発，製品開発に３０年間従事，IBM退社後、韓国Samsung電機にて実装技術開発/微細バンプ形成技術開発に従事，現在に至る。
エレクトロニクス実装学会，日本実装技術振興協会，スマートプロセス学会，IMAPS会員

セミナープログラム（予定）

第１部：AI時代の到来、新しい実装技術の潮流
　1. 背景
(1) AI時代の到来, Agentic-AIからPhysical-AIへ
(2) ムーアの法則は継続できるのか

　2. エレクトロニクス業界の現状
(1) 実装技術の変遷と現状
(2) System Integrationとは
(3) 業界の現状、水平分業化の加速

　3. 新しい実装技術の潮流、現状と課題
(1) Fan-Out Package
(2) Embedded Technology
(3) 2.1/2.3/2.5/3D Package
(4) AIが求める実装技術

第２部：事例に見る最先端半導体実装技術の現状 
　1. トランジスタ集積からシステム統合の時代へ
（ワンチップ化）かChip-let（マルチダイ）か
(1) SoCとは
(2) Chip-letとは
(3) ダイの小形化とチップレットの効果

 　2. 事例にみるマルチダイ・ソリューションの現状
(1) Intel
(2) TSMC
(3)Samsung
(4)AOI(アオイ電子)
(5)AMD
(6)nVIDIA
(7)Others（Apple, IBM, Huawei，Baidu，Fujitsu, ）

　3. チップレットの課題
(1) どのように付けるか（Inter-connection）
(2) どのように繋ぐか（Wiring/Net-working）
(3) 光電融合の現状と課題
(4)  Thermal M management　(熱対策)

□質疑応答□

公開セミナーの次回開催予定

開催日

【ライブ配信】 2026年11月27日（金）  13:00～16:30

開催場所

【WEB限定セミナー】※会社やご自宅でご受講下さい。

受講料

一般受講：本体45,000円＋税4,500円
E-Mail案内登録価格：本体42,700円＋税4,270円

E-Mail案内登録なら、2名同時申込みで1名分無料
2名で49,500円 (2名ともE-Mail案内登録必須／１名あたり定価半額の24,750円)

テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】
1名申込み： 受講料 39,600円(E-Mail案内登録価格 37,840円)

定価：本体36,000円＋税3,600円
E-Mail案内登録価格：本体34,400円＋税3,440円

※１名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※※お申込みフォームのメッセージ欄に【テレワーク応援キャンペーン希望】とご記載ください。
※他の割引は併用できません。

★【S&T会員登録】と【E-Mail案内登録】の詳細についてはこちらをご参照ください。

※E-Mail案内登録をご希望の方は、申込みフォームのメッセージ本文欄に「E-Mail案内登録希望」と記載してください。ご登録いただくと、今回のお申込みからE-mail案内登録価格が適用されます。

配布資料

製本テキスト(開催日の4、5日前に発送予定)
※開催まで4営業日～前日にお申込みの場合、
　セミナー資料の到着が開講日に間に合わない可能性がありますこと、ご了承下さい。
　Zoom上ではスライド資料は表示されますので、セミナー視聴には差し支えございません。

オンライン配信のご案内

※【Live配信（zoom使用）対応セミナー】についてはこちらをご参照ください

備考

※講義中の録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。

お申し込み方法

★下のセミナー参加申込ボタンより、必要事項をご記入の上お申し込みください。