★3次元実装のカギを握る接合技術とそのための平坦化技術を詳解！

先端半導体パッケージにおけるボンディング技術とCMP技術

【提携セミナー】

主催：株式会社技術情報協会

講座内容

半導体デバイスは、これまでのスケーリング則（Mooreの法則）にのっとった微細化の追求（More Moore）に加えて、従来のCMOSデバイスが持ち得なかった、アナログ／RF、受動素子、高電圧パワーデバイス、センサ／アクチュエータ、バイオチップなどの新機能を付加し、デバイスの多機能化、異機能融合の方向に進化する新たな開発軸（More than Moore）を追求するようになってきた。将来の半導体デバイスは、「More Moore」と「More than Moore」を車の両輪のように組み合わせて実現する高付加価値システムへと向かっており、まさに異種材料・異種機能を集積するヘテロジニアス集積(Heterogeneous Integration)技術が、将来の継続的な半導体産業成長の鍵として注目を集めている。このような背景のなか、IEEE EPS(Electronics Packaging Society)では、ヘテロジニアス集積ロードマップ（HIR：Heterogeneous Integration Roadmap）に関するワークショップを世界各国で開催し、基礎研究段階のロードマップを策定も進められている。

本講座では、半導体デバイス製造に用いられるさまざまな接合技術について、その原理と特徴を概説し、特に、ヘテロジニアス集積を実現する重要な要素技術である常温・低温接合技術に焦点を当て、これらの技術の基礎と具体的なデバイスを例に開発動向及び今後の動向を展望する。

エレクトロニクスデバイスの発展は接合技術の進化の一面があると考えております。本講演では現在のウエハレベル3次元実装技術の一部であるウエハレベル貼り合わせ技術をご紹介いたします。現在の接合技術も今後さらに発展することによってより高機能・高集積のデバイスが生み出されると期待されます。特に、オプトエレクトロニクスや量子コンピュータといった全く新しいデバイスも出現しており、これらに適用可能な実装・接合技術の研究開発が発展していくと期待しております。

近年、半導体デバイスが社会的に注目され、よりその進展が議論されるようになってきました。特に半導体デバイスの高性能化にあたり、これまでの微細化から3次元実装への転換期にあたり、技術が日々進歩している中で、最新の業界内情報に基づき半導体デバイスの製造方法であるCMPについてわかりやすく説明します。

習得できる知識

【第1部】

• さまざまな低温接合技術とその評価技術の基礎知識の習得
• 成功事例から学ぶ接合技術の応用に関する情報の収集

【第2部】

• 半導体実装における接合技術について
• ウエハレベル3次元実装技術について
• ウエハレベル貼り合わせ技術について

【第3部】

• CMP工程の基礎事項
• CMPスラリーの基礎事項
• 先端半導体パッケージング分野向けCMPスラリーに求められる特性
• 先端半導体パッケージング分野向けCMPスラリーの開発動向

担当講師

【第1部】
東北大学　大学院工学研究科　電子工学専攻　教授　日暮 栄治 氏

【第2部】
(国研)産業技術総合研究所　デバイス技術研究部門　主任研究員　藤野 真久 氏

【第3部】
(株)レゾナック　エレクトロニクス事業本部　開発センター　研磨材料開発部　上級研究員　市毛 康裕 氏

セミナープログラム（予定）

＜１０：３０～１２：００＞
１．ヘテロジニアス集積化へ向けた常温・低温接合技術の最新動向

東北大学　日暮 栄治 氏

【講座概要】
半導体デバイスは、これまでのスケーリング則（Mooreの法則）にのっとった微細化の追求（More Moore）に加えて、従来のCMOSデバイスが持ち得なかった、アナログ／RF、受動素子、高電圧パワーデバイス、センサ／アクチュエータ、バイオチップなどの新機能を付加し、デバイスの多機能化、異機能融合の方向に進化する新たな開発軸（More than Moore）を追求するようになってきた。将来の半導体デバイスは、「More Moore」と「More than Moore」を車の両輪のように組み合わせて実現する高付加価値システムへと向かっており、まさに異種材料・異種機能を集積するヘテロジニアス集積(Heterogeneous Integration)技術が、将来の継続的な半導体産業成長の鍵として注目を集めている。このような背景のなか、IEEE EPS(Electronics Packaging Society)では、ヘテロジニアス集積ロードマップ（HIR：Heterogeneous Integration Roadmap）に関するワークショップを世界各国で開催し、基礎研究段階のロードマップを策定も進められている。
本講座では、半導体デバイス製造に用いられるさまざまな接合技術について、その原理と特徴を概説し、特に、ヘテロジニアス集積を実現する重要な要素技術である常温・低温接合技術に焦点を当て、これらの技術の基礎と具体的なデバイスを例に開発動向及び今後の動向を展望する。

１．はじめに
1.1 パッケージング分野から見た半導体を取り巻く状況

２．半導体デバイス製造に用いられる接合技術の基礎
2.1 直接接合（陽極接合、フュージョンボンディング、プラズマ活性化接合、表面活性化接合）
2.2 中間層を介した接合（はんだ／共晶接合、TLP接合、ナノ粒子焼結、熱圧着接合、超音波接合、原子拡散接合、表面活性化接合、有機接着剤、フリットガラス接合）

３．常温・低温接合プロセスの基礎
3.1 表面活性化接合による半導体の直接接合
3.1.1 Ge/Ge接合
3.1.2 GaAs/Ge
3.2 Auを介した大気中での表面活性化接合
3.2.1 ウェハ接合
3.2.2 チップ接合

４．実現される機能の具体例
4.1 真空封止
4.2 高放熱構造
4.3 急峻な不純物濃度勾配
4.4 マルチチップ接合
4.5 ハイブリッド接合による3D集積化

５．今後の開発動向と産業化の可能性

＜１３：００～１４：３０＞
２．三次元実装におけるウエハレベルハイブリッド接合技術

(国研)産業技術総合研究所　藤野 真久 氏

【講座概要】
エレクトロニクスデバイスの発展は接合技術の進化の一面があると考えております。本講演では現在のウエハレベル3次元実装技術の一部であるウエハレベル貼り合わせ技術をご紹介いたします。現在の接合技術も今後さらに発展することによってより高機能・高集積のデバイスが生み出されると期待されます。特に、オプトエレクトロニクスや量子コンピュータといった全く新しいデバイスも出現しており、これらに適用可能な実装・接合技術の研究開発が発展していくと期待しております。

１．エレクトロニクスにおける接合技術について
1.1 イントロダクション
1.2 表面活性化接合
1.3 フュージョン接合
1.4 その他の接合方法

２．エレクトロニクスデバイスにおける実装技術と接合
2.1 ウエハレベル3次元実装技術
2.2 ウエハレベル貼り合わせ技術
2.3 ウエハレベル3次元実装におけるプロセス工程
2.4 アプリケーションと課題

３．まとめ

＜１４：４５～１６：１５＞
３．先端半導体パッケージング向けCMP技術とスラリー開発

(株)レゾナック　市毛 康裕 氏

【講座概要】
近年、半導体デバイスが社会的に注目され、よりその進展が議論されるようになってきました。特に半導体デバイスの高性能化にあたり、これまでの微細化から3次元実装への転換期にあたり、技術が日々進歩している中で、最新の業界内情報に基づき半導体デバイスの製造方法であるCMPについてわかりやすく説明します。

１．CMPの基礎事項
1.1 CMP:Chemical Mechanical Planarizationとは
1.2 CMP適用の必要性
1.3 CMP工程の種類
1.4 CMPに供される部材

２．CMPスラリーの基礎事項
2.1 CMPスラリーの種類
2.2 CMPスラリーに含まれる各材料の役割
2.3 研磨メカニズム

３．CMPに求められる一般的な特性とその改善方法
3.1 平坦性
3.2 研磨速度・選択比
3.3 清浄性・欠陥

４．先端半導体パッケージング分野のCMP
4.1 先端半導体パッケージング分野でのCMPの位置づけ
4.2 先端半導体パッケージング分野向けCMP特有の課題
4.3 先端半導体パッケージング分野向けCMPスラリーの開発動向

公開セミナーの次回開催予定

開催日

2023/10/17（火）10:30~16:15

開催場所

Zoomによるオンライン受講

受講料

1名につき60,500円(消費税込･資料付き)
〔1社2名以上同時申込の場合1名につき55,000円(税込)〕

技術情報協会主催セミナー　受講にあたってのご案内

• Live配信セミナーの接続確認・受講手順は こちら をご確認ください。
• お申込み・お支払い方法に関するご案内はこちら をご確認ください。

お申し込み方法

★下のセミナー参加申込ボタンより、必要事項をご記入の上お申し込みください。

※お申込後はキャンセルできませんのでご注意ください。

※申し込み人数が開催人数に満たない場合など、状況により中止させていただくことがございます。