pn接合の仕組みを概念図・バンド図でわかりやすく解説

Pocket

半導体の基礎知識・pn接合の解説

当連載コラムの前半(第1回~第5回)では、デバイスを考える前に、材料としての半導体の電気的な性質を説明しました。
今回からは、半導体と半導体あるいは、半導体と金属、絶縁体を接合させると何が起こるのか、その接合部の挙動がどのように半導体デバイスに応用されているのかを、数回に分けて説明していきます。

説明する範囲は、いわゆるディスクリートデバイス(個別半導体デバイス)までで、集積回路(IC:Integrated Circuit)の説明はしません。これは、ディスクリートデバイスの動作原理がわからなければICは理解できませんし、ICを理解するためにはディスクリートデバイスがわかったうえで、ICに特有の知識が必要だからです。

ディスクリートデバイスの説明でも、個別に掘り下げていくとキリがありませんので、この連載ではきわめて基本的なところに絞って説明します。「デバイスってこういう物なんだ」というイメージを持っていただければ幸いです。

 

1.半導体における「接合」とは

半導体デバイスは一部の例外(ホール素子などのセンサーが主)を除いて、n型半導体とp型半導体、あるいは半導体と金属、絶縁体との界面(接合面)付近で起こる現象を利用しています。
そこで先ず、いろいろな接合面で何が起きているのかを考えます。

実際の接合は、例えばpn接合では、n型不純物を含んだn型半導体をまず作り、その表面にp型不純物を何らかの方法で導入するか、または作製したn型半導体の表面にさらにp型不純物を含んだ半導体を堆積することによって作るので、できあがったn型半導体とp型半導体をくっつけるような方法は採りません。
同様に、半導体の表面を酸化することで絶縁体の薄い膜を作ったりします。実際、シリコンの表面を酸化した膜は、非常に良い絶縁体になります。

しかし以下では、理解しやすいように、既に出来上がっている物質同士を接触させるという説明をします。

 

接触と接合の違い(ニュアンス)。

 

2.pn接合の仕組み(原理)

始めに半導体同士の接合であるpn接合から考えます。
上で説明したように、出来上がったp型、n型をくっつけます。

図1では、ドナー、アクセプターは実際とは違って規則正しく並べました。これは、場所が動かない電荷であることを示すためです。
一方、電子、正孔は動く電荷であることを示すためランダムに並べています。
p型では、マイナスに帯電したアクセプターの数と価電子帯中の正孔の数が釣り合っていて、n型では、プラスに帯電したドナーの数と伝導帯中の電子の数が釣り合っています。

 

接合する前のp型、n型半導体の概念図
【図1 接合する前のp型、n型半導体の概念図】

 

正孔と価電子帯

 
n型とp型を接触させると、それぞれのバンドにおけるキャリアの濃度差を緩和する方向に、n型の伝導帯の電子はp型の伝導帯へp型の価電子帯の正孔はn型の価電子帯へそれぞれ拡散していきます(図2)。

拡散した電子と正孔は、結合した方がエネルギーが低くなるため、電子が伝導帯から価電子帯に落ちて消滅します。これを「対消滅」と言います。
この伝導帯の電子も価電子帯の正孔も非常に少なくなった領域を「空乏層」と言います(図3)。
すると、マイナスに帯電したアクセプターとプラスに帯電したドナーが周りに電子(正孔)がない状態で向き合う形になり電界が発生します。
この電界は、それ以上の電子あるいは正孔の移動を妨げる方向に働き、外部から電界を掛けない限り接合部での電荷の移動はとまります。

 

接合直後のp型、n型半導体の概念図
【図2 接合直後のp型、n型半導体の概念図】

 

接合後、電荷の移動が止まった状態のp型、n型半導体接合の概念図
【図3 接合後、電荷の移動が止まった状態のp型、n型半導体接合の概念図】

 

これを図4のバンドの図で考えると次のようになります。
室温で、左のp型ではほぼすべてのアクセプターが電子で埋まり、右のn型ではほぼすべてのドナーが空になっていて、各々のフェルミ準位はアクセプター、ドナー付近に固定されています。p型の伝導帯にはフェルミ分布に従ってわずかな量の電子が、n型の価電子帯にはフェルミ分布に従ってわずかな量の正孔が存在します。
この状態でp型、n型を接触させると、n型伝導帯の電子は、より電子濃度の低いp型伝導帯に拡散して行き、価電子帯では正孔がp型から、より正孔濃度の低いn型に拡散して行きます。その結果、p型は全体として負に帯電し、n型は全体として正に帯電するため両者の間に電位差ができ、電位差が大きくなるとそれ以上電荷の移動が起こらなくなります

 

接合する前のp型、n型半導体のバンド図
【図4 接合する前のp型、n型半導体のバンド図】

 

電荷の移動が起こらなくなった状態をバンド図で示せば図5のようになります。
この時の電位差を「内蔵電位」(ビルトインポテンシャル:built-in potential)と言い、Vbi等と表します。図からわかるように、接合前のn型とp型のフェルミ準位の差がビルトインポテンシャルと一致します。
p型が負に帯電することは、接触部近傍に正孔がいなくなることで、またn型が正に帯電することは、接触部近傍に電子がいなくなること、すなわち空乏層が出来ていることに対応します。
空乏層の幅は、打ち消すべき電位差、Vbiが大きいほど大きく(Vbiのルートに比例)なり、また、アクセプター濃度、ドナー濃度が高いほど、電位差を打ち消すのに必要な空乏層幅は狭くなります。

 

接合後、電荷の移動が止まった状態のp型、n型半導体接合のバンド図
【図5 接合後、電荷の移動が止まった状態のp型、n型半導体接合のバンド図】

 

このように、移動が止まった状態ではフェルミ準位はすべての場所で同じになります。
一つ一つの電子は動いていても全体で見た時に電荷の動きがない(平衡状態と言います)時、すべての場所でフェルミ準位が一定であることを理解すればデバイスの挙動が理解しやすくなります。
今後の説明で、「フェルミ準位は一致するから~」のような言い方を使います。

 

電子濃度

 

次回は、半導体と金属の接合、あるいは半導体、絶縁体、金属のような接合について解説します。

 

(アイアール技術者教育研究所 H・N)

 

 

Pocket

関連するセミナー

製造業eラーニングTech e-L講座リスト

製造業向けeラーニングライブラリ

アイアール技術者教育研究所の講師紹介

製造業の新入社員教育サービス

技術者育成プログラム策定の無料相談受付中

スモールステップ・スパイラル型の技術者教育

技術の超キホン

機械設計マスターへの道

生産技術のツボ

早わかり電気回路・電子回路

品質保証塾

機械製図道場

スぺシャルコンテンツ
Special Contents

導入・活用事例

テキスト/教材の制作・販売