三次元実装・三次元集積および先端半導体パッケージング技術の基礎と最近の動向（セミナー）

　　セミナー　　半導体/電子　　半導体・電子部品実装　　三次元実装・三次元集積および先端半導体パッケージング技術の基礎と最近の動向（セミナー）

※この講座は出張セミナーサービスにも対応しています。詳細はお問い合わせ下さい。

開催日時	未定
担当講師	福島誉史講師
開催場所	Zoomによるオンライン受講
定員	-
受講費	39,600円（税込）

三次元実装・三次元集積および

先端半導体パッケージング技術の基礎と最近の動向

2024年5月28-31日開催予定「ECTC2024」の最新トピックも紹介予定です！

講座概要

本セミナーでは、最近の半導体パッケージングで話題となっているFOWLP (Fan- Out Wafer-Level Packaging) とシリコン貫通配線（TSV）を使った三次元積層型集積回路（3D-IC）の特徴やそれらに必要とされる技術について分かりやすく説明します。

一昔前の傾向では、比較的高い性能に加えてコスト重視でモバイル用途のスタンダードとなったFOWLPと、コストよりも極めて高い性能を優先してHigh-Performance Computingの主役になった3D-ICは分けて扱われてきました。しかし、最近では「チップレット」と呼ばれる新たな集積化哲学が登場し、2.xDアーキテクチャが注目され、FOWLPと3D-ICが融合した構造やEMIBに代表されるSiブリッジ、さらに各種インターポーザなどが登場し、コストと性能の両軸を追求するパッケージング形態が次々と登場して多様化しています。

ここではその分類や国内外の最新の取り組みを紹介し、昨今著しく研究が加速するDie-to-Wafer方式のハイブリッド接合技術なども加え、半導体パッケージング技術最大の国際会議ECTCでの発表内容を中心に動向を解説します。

担当講師

福島誉史講師　（東北大学准教授）

セミナープログラム（予定）

１．先端半導体パッケージの研究開発動向
:世界最大の半導体パッケージング技術の国際会議ECTCの発表内容を中心に

２． FOWLP
 2.1 FOWLPの概要と歴史
 2.2 FOWLPの分類（Die-first, RDL-first, InFO）と特徴
 2.3 FOWLPの課題: Die shift/Chip protrusion/Wafer warpageなど
 2.4 FOWLP の研究開発動向

３．3D-IC
 3.1 3D-ICの概要と歴史
 3.2 3D-ICの分類
3.2.1 モノリシックvs.マルチリシック
3.2.2 積層対象による分類（Wafer-on-Wafer vs. Chip-on-Wafer）
3.2.3 積層形態による分類（Face-to-Face vs. Back-to-Face）
3.2.4 TSV形成工程による分類（Via-Middle vs. Via-Last）
3.2.5 接合方式による分類（マイクロバンプ接合 vs. ハイブリッド接合）
 3.3 TSV (Through-Silicon Via)形成技術
3.3.1 高異方性ドライエッチング
3.3.2 TSVライナー絶縁膜堆積
3.3.3 バリア／シード層形成
3.3.4 ボトムアップ電解めっき
3.3.5 その他のTSV形成技術とTSVの微細化について
3.3.6 TGV (Through-Glass Via)
3.3.7 TMV (Through-Mold Via)
3.3.8 TDV (Through-Dielectric Via)
 3.4 ウエハ薄化技術
 3.5 テンポラリー接着技術
 3.6 チップ／ウエハ接合技術
3.6.1 マイクロバンプ接合とアンダーフィル
3.6.2 SiO2-SiO2直接接合
3.6.3 Cu-Cuハイブリッド接合

４．チップレット
 4.1 チップレットとは？
 4.2 2.xDアーキテクチャ
4.2.1 2.5Dシリコンインターポーザ
4.2.2 Chip-on-Wafer-on-Substrate (CoWoS-S, CoWoS-R, and CoWoS-L)
4.2.3 SiブリッジEMIB（Embedded Multi-Die Interconnect Bridge）等
4.3 3D-IC/チップレットのアプリケーション
4.3.1 三次元イメージセンサ
4.3.2 三次元DRAM（HBM: High-Bandwidth Memory）
4.3.3 三次元マイクロプロセッサ（3D V-Cacheを中心に）

５．おわりに