★半導体パッケージ高品位化によるモジュール機能拡張の潮流により、

国内の関連産業にも更なる契機が？！

先進パッケージの現状と課題を明示しながら、今後の動向を展望します！

【半導体デバイス機能の向上を後押しする】

先端半導体パッケージ技術の基礎と開発動向

≪チップレット集積・RDLの微細化・3D Fan-Out集積等≫

【提携セミナー】

主催：株式会社情報機構

戦略物資と位置付けられる半導体を取り巻く国際関係の変化の中で、国内でも俄かに先端半導体デバイス開発体制の再構築の機運が高まっています。

あらゆる産業領域で利活用が浸透するAIの更なる認知深化に向けて、半導体素子の微細化によるデバイス性能の向上だけでなく、半導体パッケージの高品位化によるモジュール機能の拡張に期待が集まっています。このような状況を背景として、世界的に技術の優位性を維持する国内のパッケージ関連産業は更なる競争力強化の契機を得ています。

本セミナーでは、半導体デバイスチップの集積化技術の基礎を再訪し、先進パッケージの現状と課題を明示しながら今後の動向を展望します。参加される皆様の視座を少しでも変える機会となれば幸いです。

◆受講後、習得できること

• ウエハ前工程とパッケージ後工程の中間領域の重要性と技術階層を横断する開発の視点
• 3D集積化プロセスの基礎
• 先端半導体パッケージ技術の現状・課題
  など

◆受講対象者

• 今さら聞けないプロセスの基礎を再確認したい中堅技術者の方
• 電子材料メーカーでプロセスの理解に不安を感じている若手技術者の方
• 半導体パッケージの動向に関心のある営業、マーケティング部門の方
  など

担当講師

神奈川工科大学 工学部　電気電子情報工学科　非常勤講師 博士（工学） 　江澤 弘和 氏

セミナープログラム（予定）

0.Current Topics（半導体関連の注目の話題）

1.半導体製造前工程と後工程の中間領域プロセス
・位置付けと価値創出事例
・最近の展開

2.三次元集積化の要素技術の基礎・現状と各種課題
・TSVのプロセスオプション
・Hybrid bondingによるWafer level integration
・Memory-Logic integration開発の推移
―POP, CoCからSiインタポーザ,RDLインタポ－ザへ
・Si bridgeの導入
・3D chiplet integrationの現状と課題
・再配線の微細化の課題
―SAP vs Damascene

3.Fan-Out型パッケージ技術の現状・課題
・FOWLPのプロセスオプションと市場浸透
・材料物性指標
・不良・信頼性評価とその事例
・3D FO integrationのTMIプロセスオプション
―Pillar FirstからVia Firstへ

4. Panel Level Process(PLP)の進展
・プロセスの高品位化と量産化の課題
・Hybrid product scheme

5.　市場概観と今後の開発動向

6.　Q&A

公開セミナーの次回開催予定

開催日

2023年5月25日（木）　10:30-16:30

開催場所

Zoomによるオンラインセミナー

受講料

1名47,300円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき36,300円

＊学校法人割引；学生、教員のご参加は受講料50％割引。

●録音・撮影行為は固くお断り致します。

オンライン配信のご案内

★　Zoomによるオンライン配信

については、こちらをご参照ください

備考

※配布資料・講師への質問等について

●配布資料はPDF等のデータで送付予定です。受取方法はメールでご案内致します。
　（開催1週前～前日までには送付致します）。
＊準備の都合上、開催1営業日前の12:00までにお申し込みをお願い致します。
（土、日、祝日は営業日としてカウント致しません。）

●当日、可能な範囲で質疑応答も対応致します。
（全ての質問にお答えできない可能性もございますので、予めご容赦ください。）
●本講座で使用する資料や配信動画は著作物であり
無断での録音・録画・複写・転載・配布・上映・販売等を禁止致します。

お申し込み方法

★下のセミナー参加申込ボタンより、必要事項をご記入の上お申し込みください。